據(jù)外媒Wccftech報(bào)道，TSMC最近幾天公布了CoWoS封裝技術(shù)路線圖，并宣布第五代CoWoS技術(shù)已經(jīng)應(yīng)用并量產(chǎn)，可在基板上封裝8個(gè)HBM2e緩存，總?cè)萘?28GB。

TSMC的這項(xiàng)技術(shù)已經(jīng)發(fā)展了很多年CoW是指在襯底上封裝硅片，而WoW是指在基板上層壓另一個(gè)基板

官方表示，第五代技術(shù)的晶體管數(shù)量是第三代技術(shù)的20倍新的封裝技術(shù)將夾層面積增加了3倍，采用了全新的TSV解決方案和更粗的銅連接線目前，該技術(shù)已用于制造AMD MI200畢宿五，專業(yè)計(jì)算卡，封裝2個(gè)GPU內(nèi)核和8個(gè)HBM2e緩存

根據(jù)路線圖，TSMC第六代CoWoS封裝技術(shù)預(yù)計(jì)將于2023年推出它還在基板上封裝了兩個(gè)計(jì)算內(nèi)核，并且可以在板上搭載多達(dá)12個(gè)HBM緩存芯片

TSMC還表示，新技術(shù)還采用了更好的導(dǎo)熱方式第五代技術(shù)采用金屬導(dǎo)熱材料，熱阻降低到上一代的0.15倍，有利于這類高性能芯片的散熱

IT之家了解到，AMD在7月底透露，搭載CDNA 2架構(gòu)的本能MI200 Alderbaran計(jì)算卡已經(jīng)發(fā)貨交付該產(chǎn)品擁有多達(dá)256個(gè)計(jì)算單元，總共16，384個(gè)流處理器和16個(gè)SE著色器單元

TSMC CoWoS技術(shù)的具體實(shí)現(xiàn)方法:

以下是TSMC考沃斯技術(shù)的詳細(xì)描述:

官方數(shù)據(jù)顯示，2022年將推出5nm，3nm工藝的芯片，芯片間互連線間距將從9微米逐漸減小到0.9微米，預(yù)計(jì)2035年前實(shí)現(xiàn)。

本文地址：http://www.dayishuiji.com/keji/10135.html - 轉(zhuǎn)載請(qǐng)保留原文鏈接。

免責(zé)聲明：本文轉(zhuǎn)載上述內(nèi)容出于傳遞更多信息之目的，不代表本網(wǎng)的觀點(diǎn)和立場(chǎng)，故本網(wǎng)對(duì)其真實(shí)性不負(fù)責(zé)，也不構(gòu)成任何其他建議；本網(wǎng)站圖片，文字之類版權(quán)申明，因?yàn)榫W(wǎng)站可以由注冊(cè)用戶自行上傳圖片或文字，本網(wǎng)站無法鑒別所上傳圖片或文字的知識(shí)版權(quán)，如果侵犯，請(qǐng)及時(shí)通知我們，本網(wǎng)站將在第一時(shí)間及時(shí)刪除。